
6.12 控制器——现代时序的硬布线控制器

考纲定位：计算机组成原理 · 第 6 章 中央处理器（6.12） | 重要度 ★★★★ | 常见考法：选择题/设计题（FSM、控制信号逻辑、现代时序与三级时序的区别）

一句话核心：现代硬布线控制器用 FSM + 基本时钟，按指令分配时钟周期，不再用三级时序

一、组成



本图定位：现代时序硬布线控制器的三大块——状态寄存器、FSM 组合逻辑、控制信号组合逻辑

考点/易错

- 输入：指令译码信号、反馈条件 FB、时钟；输出：微操作控制信号序列
- 状态寄存器是时序部件，只在时钟沿更新；FSM 组合逻辑算次态；控制信号组合逻辑算输出
- 现代时序直接使用基本时钟信号，不再生成节拍电位/节拍脉冲/状态周期信号
- 每条指令按实际需要分配时钟周期，指令周期可变长
- 易错：现代时序不是异步控制，仍然是统一时钟驱动的同步状态机

补充

- 三级时序 vs 现代时序：前者“时间分层”，后者“状态机 + 按需分配”；本质都是把指令执行拆成有序阶段
- 408 常问“现代硬布线控制器还需要时序发生器吗”：需要时钟，但不再需要三级时序信号

二、设计流程

现代时序硬布线控制器设计

三级时序硬布线控制器的一般设计流程

① 对指令集中每一条指令执行时的数据通路进行分析，得出每一条指令的执行操作流程和每一步操作所需的控制信号 。

② 将每一条指令的每一个微操作划分到相应状态周期的具体节拍电位信号上，也就是对操作控制信号进行定时控制。

③ 按照控制信号的同步控制方式（如定长指令周期、变长指令周期），构造相应的时序发生器。

④ 对于每一个控制信号，都要分析其在不同指令、不同状态周期以及不同节拍电位下是否有效，进而写出每一个控制信号的逻辑表达式。

⑤ 采用逻辑门、可编程逻辑阵列PLA或ROM实现每一个控制信号的逻辑表达式的功能。

现代时序硬布线控制器的一般设计流程

① 对指令集中每一条指令执行时的数据通路进行分析，得出每一条指令的执行操作流程和每一步操作所需的控制信号 。

② 将每一条指令的每一个微操作划分到具体的时钟周期，也就是对操作控制信号进行定时控制。

③ 以时钟周期为单位画出指令执行的状态转换图，得出状态转换表，构造相应的有限状态机FSM。

④ 统计每一个控制信号产生的所有状态条件，进而写出每一个控制信号的逻辑表达式。

⑤ 采用逻辑门、可编程逻辑阵列PLA或ROM实现每一个控制信号的逻辑表达式的功能。

本图定位：从数据通路到控制信号逻辑的完整设计步骤

考点/易错

- 步骤：分析数据通路 → 列微操作 → 划分时钟周期 → 画指令状态表/状态转换图 → 写状态转换表 → 写控制信号表达式 → 实现电路
- 指令状态表描述“每条指令经过哪些状态”；状态转换图描述“状态之间怎么跳”
- 状态转换表是“现态 + 输入 → 次态”；控制信号表是“现态 → 输出”，二者不要混
- 控制信号实现可用门电路、PLA、ROM；用 ROM 实现时接近微程序思想


现代时序硬布线控制器设计 —— 以单总线结构CPU和MIPS32指令（lw、sw、beq、addi、add）为例

- 控制信号的持续时间为一个时钟周期
- 每个时钟周期对应一个状态S_X
- 当时钟周期结束（时钟下降沿）时进行状态切换
- 控制信号只与当前状态相关

		lw指令	sw指令	beq指令	addi指令	add指令
取指令	控制信号	$PC_{out}=MAR_{in}=X_{in}=1$ S_0				
	控制信号	$Mem_R=MDR_{in}E=1$； +4=1 S_1				
	控制信号	$Z_{out}=PC_{in}=1$ S_2				
	控制信号	$MDR_{out}=IR_{in}=1$ S_3				
计算	控制信号	$R_{out}=X_{in}=1$ S_4	$R_{out}=X_{in}=1$ S_9	$R_{out}=X_{in}=1$ S_{14}	无	
	控制信号	$IR_{out}=ADD=1$ S_5	$IR_{out}=ADD=1$ S_{10}	$R_{out}=R_s/R_t=SUB=1$ $PSW_{in}=1$ S_{15}		
执行指令	控制信号	$Z_{out}=MAR_{in}=1$ S_6	$Z_{out}=MAR_{in}=1$ S_{11}	$PC_{out}=X_{in}=1$ S_{16}	$R_{out}=X_{in}=1$ S_{19}	$R_{out}=X_{in}=1$ S_{22}
	控制信号	$Mem_R=MDR_{in}E=1$ S_7	$R_{out}=R_s/R_t=MDR_{in}=1$ S_{12}	$IR_{out}=ADD=1$ S_{17}	$IR_{out}=ADD=1$ S_{20}	$R_{out}=R_s/R_t=ADD=1$ S_{23}
	控制信号	$MDR_{out}=R_{in}=1$ S_8	$MDR_{out}E=Mem_W=1$ S_{13}	$Z_{out}=PC_{in}=PSW.ZF=1$ S_{18}	$Z_{out}=R_{in}=1$ S_{21}	$Z_{out}=R_{Dst}=R_{in}=1$ S_{24}


现代时序硬布线控制器设计 —— 以单总线结构CPU和MIPS32指令（lw、sw、beq、addi、add）为例

- 控制信号的持续时间为一个时钟周期
- 每个时钟周期对应一个状态S_X
- 当时钟周期结束（时钟下降沿）时进行状态切换
- 控制信号只与当前状态相关



现代时序硬布线控制器设计 —— 以单总线结构CPU和MIPS32指令（lw、sw、beq、addi、add）为例


写出状态转换表



现态	（时钟下降沿接换到）次态							输出（操作控制信号）
	默认次态	lw	sw	beq	addi	add	PSW.ZF	
S_0	S_1							PC_{out}=1;MAR_{in}=1;X_{in}=1
S_1	S_2							Mem_R=1;$MDR_{in}E$=1;+4=1
S_2	S_3							Z_{out}=1;PC_{in}=1
S_3		S_4	S_9	S_{14}	S_{19}	S_{22}		MDR_{out}=1;IR_{in}=1
S_4	S_5							R_{out}=1;X_{in}=1
S_5	S_6							IR_{out}=1;ADD=1
S_6	S_7							Z_{out}=1;MAR_{in}=1
S_7	S_8							Mem_R=1;$MDR_{in}E$=1
S_8	S_0							MDR_{out}=1;R_{in}=1
S_9	S_{10}							R_{out}=1;X_{in}=1
S_{10}	S_{11}							IR_{out}=1;ADD=1
S_{11}	S_{12}							Z_{out}=1;MAR_{in}=1
S_{12}	S_{13}							R_{out}=1;R_d/R_t=1;MDR_{in}=1
S_{13}	S_0							$MDR_{out}E$=1;Mem_W=1
S_{14}	S_{15}							R_{out}=1;X_{in}=1
S_{15}							PSW.ZF=1	S_{16} R_{out}=1;R_d/R_t=1;SUB=1;PSW_{in}=1
S_{15}	S_0							R_{out}=1;R_d/R_t=1;SUB=1;PSW_{in}=1
S_{16}	S_{17}							PC_{out}=1;X_{in}=1
S_{17}	S_{18}							IR_{out}=1;ADD=1
S_{18}	S_0							Z_{out}=1;PC_{in}=1
S_{19}	S_{20}							R_{out}=1;X_{in}=1
S_{20}	S_{21}							IR_{out}=1;ADD=1
S_{21}	S_0							Z_{out}=1;R_{in}=1
S_{22}	S_{23}							R_{out}=1;X_{in}=1
S_{23}	S_{24}							R_{out}=1;R_d/R_t=1;ADD=1
S_{24}	S_0							Z_{out}=1;R_{Dst}=1;R_{in}=1

根据该表得出现态与次态之间的逻辑关系，设计现代时序硬布线控制器中的有限状态机FSM组合逻辑电路。

现代时序硬布线控制器设计 —— 以单总线结构CPU和MIPS32指令（lw、sw、beq、addi、add）为例



现态	（时钟下降沿接换到）次态							输出（操作控制信号）
	默认次态	lw	sw	beq	addi	add	PSW.ZF	
S_0	S_1							PC_{out}=1;MAR_{in}=1;X_{in}=1
S_1	S_2							Mem_R=1;MDR_{in}E=1;+4=1
S_2	S_3							Z_{out}=1;PC_{in}=1
S_3		S_4	S_9	S_{14}	S_{19}	S_{22}		MDR_{out}=1;IR_{in}=1
S_4	S_5							R_{out}=1;X_{in}=1
S_5	S_6							IR_{out}=1;ADD=1
S_6	S_7							Z_{out}=1;MAR_{in}=1
S_7	S_8							Mem_R=1;MDR_{in}E=1
S_8	S_0							MDR_{out}=1;R_{in}=1
S_9	S_{10}							R_{out}=1;X_{in}=1
S_{10}	S_{11}							IR_{out}=1;ADD=1
S_{11}	S_{12}							Z_{out}=1;MAR_{in}=1
S_{12}	S_{13}							R_{out}=1;R_s/R_t=1;MDR_{in}=1
S_{13}	S_0							MDR_{out}E=1;Mem_W=1
S_{14}	S_{15}							R_{out}=1;X_{in}=1
S_{15}							S_{16}	R_{out}=1;R_s/R_t=1;SUB=1;PSW_{in}=1
S_{15}	S_0							R_{out}=1;R_s/R_t=1;SUB=1;PSW_{in}=1
S_{16}	S_{17}							PC_{out}=1;X_{in}=1
S_{17}	S_{18}							IR_{out}=1;ADD=1
S_{18}	S_0							Z_{out}=1;PC_{in}=1
S_{19}	S_{20}							R_{out}=1;X_{in}=1
S_{20}	S_{21}							IR_{out}=1;ADD=1
S_{21}	S_0							Z_{out}=1;R_{in}=1
S_{22}	S_{23}							R_{out}=1;X_{in}=1
S_{23}	S_{24}							R_{out}=1;R_s/R_t=1;ADD=1
S_{24}	S_0							Z_{out}=1;R_{Dst}=1;R_{in}=1

现代时序硬布线控制器的一般设计流程

① 对指令集中每一条指令执行时的数据通路进行分析，得出每一条指令的执行操作流程和每一步操作所需的控制信号 。

② 将每一条指令的每一个微操作划分到具体的时钟周期，也就是对操作控制信号进行定时控制。

③ 以时钟周期为单位画出指令执行的状态转换图，得出状态转换表，构造相应的有限状态机FSM。

④ 统计每一个控制信号产生的所有状态条件，进而写出每一个控制信号的逻辑表达式。

⑤ 采用逻辑门、可编程逻辑阵列PLA或ROM实现每一个控制信号的逻辑表达式的功能，进而实现硬布线控制器。

- 硬布线控制器的执行速度较快，但其内部结构相对复杂，设计和修改较为困难，尤其难以适应复杂指令集CISC处理器的需求。目前RISC指令集处理器（如ARM）普遍采用硬布线控制器。
- 为了追求更高的设计灵活性与可维护性，微程序控制器应运而生。

补充

- 408 设计题常给“指令状态表 + 数据通路”，要求补状态图/控制信号；先确定每个状态的微操作，再确定状态转换条件
- 状态数取决于指令执行步骤的划分，不是指令条数；多条指令可以共享状态

三、易错辨析

- 现代时序 ≠ 异步时序：仍有统一时钟，只是不再用三级时序
- 状态转换图 ≠ 数据流图：前者描述时间阶段，后者描述数据路径
- 状态转换表 ≠ 控制信号表：前者给次态，后者给输出
- 硬布线控制器 ≠ 没有状态机：现代硬布线控制器核心就是 FSM

- 控制信号逻辑用 ROM 实现 ≠ 微程序控制器：微程序还需要微指令格式、CS、μAR 等完整体系

四、知识关联

- 前置：6.9 控制器——CPU时序及其控制方式、6.10 控制器——时序发生器、6.11 控制器——三级时序的硬布线控制器（概述）
- 后续：6.13 控制器——微程序控制器（概述）、6.20 控制器——微程序控制器（设计流程）
- 跨章：6.24 异常与中断——硬布线控制器的改造
- 全章导航：6.0 导航与术语